La tendance des constructeurs pour le calcul scientifique est ? l'imbrication de technologies permettant un degre de parallelisme toujours plus fort au sein d'une m?me machine: architecture NUMA, puces multic?urs, SMT. L'efficacite de l'execution d'une application parallele irreguliere sur de telles machines hierarchiques repose alors sur la qualite de l'ordonnancement des threads et du placement des donnees. Dans cette these, pour garantir une certaine portabilite des performances, nous definissons la notion de "bulle" permettant d'exprimer la nature structuree du parallelisme du calcul, et nous modelisons l'architecture de la machine cible. Une interface de programmation et des outils de debogage de haut niveau ont alors permis de developper simplement des ordonnanceurs dedies, efficaces et portables. Des mesures de performances de plusieurs applications permettent d'illustrer l'inter?t de cette approche, les gains obtenus etant de l'ordre de 20 ? 40%.